本文來自微信公眾號： 芯智訊 ，編輯：芯智訊-浪客劍，作者：芯智訊-浪客劍，原文標題：《魏少軍下場造芯！14nm超越4nm，東方算芯憑什么？》

國產(chǎn)AI算力芯片的三大桎梏

先進制程、高性能內(nèi)存、供應鏈

近年來，半導體制程工藝的推進速度已明顯放緩，晶體管尺寸逐漸逼近物理極限，摩爾定律正在走向失效。傳統(tǒng)的依賴制程微縮來提升芯片性能的路徑，所帶來的收益正日益減少。與此同時，追逐先進制程所需的研發(fā)與制造成本卻呈指數(shù)級攀升，使得傳統(tǒng)“升級制程”驅(qū)動性能增長的模式難以為繼。特別在人工智能（AI）對于算力需求持續(xù)爆發(fā)的背景下，制程紅利已無法再提供足夠覆蓋這些需求的性能躍升，導致“算力饑渴”與“成本鴻溝”之間的撕裂感愈發(fā)強烈。

另一方面，當前主流計算機系統(tǒng)仍沿用的馮·諾依曼架構(gòu)，其核心特征在于計算單元與存儲單元相互分離，數(shù)據(jù)需在二者之間頻繁搬運——計算前從內(nèi)存讀取，計算后再寫回。這種“存算分離”的設計在早期通用計算中尚可接受，但在人工智能、大數(shù)據(jù)分析、高性能計算等數(shù)據(jù)密集型場景爆發(fā)式增長的背景下，短板越來越凸顯。典型問題包括：功耗墻（數(shù)據(jù)搬運能耗遠高于計算本身）、性能墻（處理器運算速度遠超內(nèi)存帶寬，計算單元常處于“等待數(shù)據(jù)”的狀態(tài)）、以及內(nèi)存墻（存儲容量與帶寬增長遠落后于算力需求），三者相互疊加，嚴重制約系統(tǒng)整體效能。

當前，在AI算力需求已經(jīng)開始由訓練轉(zhuǎn)向推理應用的趨勢下，Decode依然占據(jù)當前大模型推理的絕大部分時間，而決定Decode階段性能的關(guān)鍵指標，就是緩存帶寬的高低。要想在單位成本下獲得更高的Token吞吐量，就需要在單位成本下?lián)碛懈蟮膬?nèi)存容量和更高的網(wǎng)絡帶寬。

而要解決這些問題，過去業(yè)界主要是依賴于制程工藝的提升、計算架構(gòu)的優(yōu)化、內(nèi)存芯片容量和帶寬的提升、高速互聯(lián)接口性能的提升等。但是，在美國聯(lián)合其盟友對于先進制程、先進芯片架構(gòu)、高性能算力芯片、先進制造設備、先進內(nèi)存芯片（HBM）持續(xù)出口管制之下，中國AI芯片通過依靠傳統(tǒng)路徑來升級正面重重阻礙。

比如，目前國內(nèi)AI芯片廠商可獲取的先進制程工藝主要還集中在14nm/16nm，與國際領先的3nm/5nm制程工藝存在數(shù)代的差距，極大地限制了算力芯片性能的提升；其次，先進HBM獲取受限，國際上領先的AI芯片已經(jīng)開始采用HBM4，而國內(nèi)仍無HBM制造能力，內(nèi)存和帶寬的劣勢進一步被放大；此外，高速互聯(lián)接口性能受限，同等物理帶寬下，互聯(lián)帶寬大幅縮水，制約了卡間互聯(lián)性能。

顯然，在這樣的復雜的產(chǎn)業(yè)技術(shù)與地緣政治背景之下，如果我們繼續(xù)沿用傳統(tǒng)計算芯片架構(gòu)，與國際先進產(chǎn)品的差距只會持續(xù)拉大。因此，我們只能依靠源頭的架構(gòu)和技術(shù)創(chuàng)新，以及現(xiàn)有的國產(chǎn)化的供應鏈來突圍。

對于魏少軍教授來說，這不僅是一次職業(yè)身份的轉(zhuǎn)換，更是一次深具象征意義的姿態(tài)：從“學術(shù)研究者”、“政策建言者”變?yōu)椤凹夹g(shù)商業(yè)化的踐行者”，從“制定規(guī)則的人”變?yōu)椤霸谝?guī)則中求生存的人”。

結(jié)語

然而，驚嘆之余，幾個問題仍需審慎審視。

首先，軟件定義芯片的前身是可重構(gòu)計算（CGRA），其核心思想是通過可編程互連和邏輯塊來動態(tài)配置數(shù)據(jù)流，換取靈活性。但這種靈活性并非沒有成本，它存在互連開銷巨大，有效算力密度偏低；時域重構(gòu)帶來的配置延遲；運行時面臨靈活性、高效性、易用性三者之間的“三元悖論”。

其次，3D堆疊目前仍面臨良率瓶頸。這意味著即便邏輯層和DRAM層的各自良率都達到90%，兩層堆疊后的整體良率也只有81%，三層則降至72.9%。隨著堆疊層數(shù)增加和規(guī)模擴大，成本將呈指數(shù)級攀升。這可能是制約DF系列未來向更多層數(shù)、更大容量擴展的根本物理約束。

魏少軍本人在會后接受媒體采訪時也承認：“對于3D堆疊技術(shù)，天花板是成品率。當3D堆疊將多個芯片堆到一起，成品率是乘起來的，小數(shù)相乘是越乘越小的，這就是3D堆疊的天花板?！?/p>

第三，不依賴于先進制程工藝，不代表先進制程工藝不重要。從DF1000到DF3000的激進路線圖，若僅靠14nm制程持續(xù)迭代，能否真正對標英偉達B系列，仍是一個需要時間與市場雙重檢驗的命題。

魏少軍也指出，整條“軟件定義+近存計算”技術(shù)路線的最終上限仍將是半導體制造工藝本身，只是在當前國內(nèi)先進制程受限的條件下，這條路線能讓算力性能的“天花板”來得更晚一些，為產(chǎn)業(yè)爭取到寶貴的發(fā)展時間和空間。當我們有更好的工藝，東方算芯就有機會做得更好。

第四，編程模型與生態(tài)壁壘。如果說架構(gòu)和工藝的短板尚可通過持續(xù)迭代彌補，那么軟件生態(tài)的差距才是最難以量化、卻最關(guān)鍵的劣勢。比如，全球AI算力生態(tài)（PyTorch、TensorRT、CUDA、Triton）高度依賴GPU的SIMD結(jié)構(gòu)和張量指令集，而可重構(gòu)架構(gòu)需要重新定義算子庫、重構(gòu)編譯器映射策略，甚至重新設計數(shù)據(jù)流調(diào)度方案。

對此，東方算芯的應對是推出自研的自主開放軟件棧CAAP，堅持生態(tài)開放、兼容開源生態(tài)、對主流開源大模型原生支持等。但是，從“兼容”到“高效運行”，再到“開發(fā)者愿意主動為其優(yōu)化代碼”，中間隔著數(shù)年乃至十數(shù)年的生態(tài)建設周期。