6小時(shí)前
Cadence AI參考流程獲Intel 18A/14A節(jié)點(diǎn)認(rèn)證
2026年7月27日，Cadence 宣布其 AI 驅(qū)動(dòng)的數(shù)字與定制參考流程、完整 EDA 工具鏈和解決方案，已通過英特爾最新 Intel 18A?P 與 14A 節(jié)點(diǎn)認(rèn)證，為客戶在 AI、高性能計(jì)算和移動(dòng) SoC 等領(lǐng)域提供“簽署即用”的先進(jìn)工藝設(shè)計(jì)路徑。 認(rèn)證流程深度集成 RibbonFET 全環(huán)繞柵極晶體管、PowerVia 背面電源交付以及 EMIB／EMIB?T 多芯片封裝技術(shù)，并針對(duì)英特爾代工最新 PDK 完成聯(lián)合驗(yàn)證，被視為英特爾代工在構(gòu)建 AI 時(shí)代系統(tǒng)級(jí)生態(tài)、追趕先進(jìn)節(jié)點(diǎn)領(lǐng)跑者臺(tái)積電過程中的重要里程碑。
7 來源
Cadence AI 驅(qū)動(dòng)參考流程獲 Intel 18A?P / 14A 正式認(rèn)證
先進(jìn)工藝與封裝：RibbonFET、背面供電與 EMIB?T
完整 AI 驅(qū)動(dòng) EDA 工具鏈：從 RTL 到封裝簽核
對(duì)半導(dǎo)體生態(tài)與 Intel 代工戰(zhàn)略的影響
本內(nèi)容由AI生成